Hardware-Design und Implementierung des rechten Schalthebels
Die Verilog HDL-Implementierung umfasst zwei Versionen: eine 8-Bit-Basisversion und eine 32-Bit-erweiterte Version.
Die Basisversion verwendet eine case-Anweisung, um die Auswahl eines festen Schaltmodus zu implementieren.
Die erweiterte Version fügt einen dynamischen Schiebesteuerungsanschluss hinzu und verarbeitet arithmetische Rechtsverschiebungen über eine Vorzeichenbit-Generierungsschaltung.
Das kombinatorische Logikdesign macht Schieberegister überflüssig und konfiguriert das Bitmuster direkt über einen Datenselektor neu.
Die Verifizierung auf Platinenebene nutzt die Quartus II-Entwicklungsumgebung, wobei funktionale Wellenformen auf einem Altera DE2-Entwicklungsboard getestet werden.
Elemente der Systemintegration
Das Modellmaschinendesign erfordert eine Befehlssatzerweiterung, um Schichtvorgänge zu unterstützen. Typische Befehlscodierungen umfassen ein 4-Bit-Modusauswahlfeld. Zu den wichtigsten Problemen, die bei der Systemintegration angegangen werden müssen, gehören:
Zeitlicher Abgleich von Steuersignalen mit ALU-Betriebszyklen
Konfliktlösungsmechanismus für Statusregister-Flags
Datenumgehungsdesign in der Befehlspipeline. In der Computersystemarchitektur erscheint diese Komponente für den Programmierer als transparente Hardwarefunktion, wobei die Implementierungsdetails auf der Ebene der Mikroarchitektur gehandhabt werden.
